# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

		,	

## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-172098

(43)Date of publication of application: 30.06.1997

(51)Int.CI.

H01L 21/8247 H01L 29/788 H01L 29/792 H01L 21/322 H01L 27/115

(21)Application number: 07-348230

(71)Applicant:

SONY CORP

(22)Date of filing:

19.12.1995

(72)Inventor:


KITAHARA YOSHIHISA

### (54) NONVOLATILE STORAGE ELEMENT

### (57)Abstract:

PROBLEM TO BE SOLVED: To effectively capture movable ions in a control gate insulation film interposed between floating and control gates.

SOLUTION: On a silicon substrate 1, a floating gate insulating film 2, a floating gate 3, a control gate insulation film 4 and a control gate 5 are formed in this order to cover them with a passivation film 6 obtained using PSG (phosphorsilicate glass), BPSG(boron-phosphosilicate glass) or the like each of which has a gettering action. The formed planar areas of the floating gate 3 and control gate insulating film 4 are made larger than the area of the control gate 5 for the passivation film 6 to be in contact with not only the side portions of the control gate insulating film 4 but also a part of its upper surface.



## **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

THIS PAGE BLANK (USPTO)

## (19)日本国特許庁(JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号

## 特開平9-172098

(43)公開日 平成9年(1997)6月30日


(51) Int.Cl. <sup>8</sup>		識別記号	庁内整理番号	<b>F</b> I			技術表示箇所
H01L	21/8247			H01L	29/78	371	
29/788					21/322	. ]	R
	29/792				27/10	434	
	21/322						
	27/115			<del>-1</del>	L- <del> L</del>	# <b>-</b> ₽15 <b>0 5</b> -1	PD /A F 150
				番 全 樹 水	木朗米	前氷児の数1	FD (全 5 頁)
(21)出願番号		<b>特顧平7-34823</b> 0		(71) 出願人	0000021	85	
					ソニー	朱式会社	
(22)出願日		平成7年(1995)12月19日			東京都品	品川区北品川 67	厂目7番35号
		(72)発明者					
						県国分市野口北は 式会社内	5番地1号 ソニー
		-	٠		国万休3	A ETLY	

## (54) 【発明の名称】 不揮発性メモリ素子

## (57)【要約】

【課題】 フローティングゲートとコントロールゲート に挟まれたコントロールゲート絶縁膜中の可動イオンを 効果的に捕獲することができるようにする。

【解決手段】 シリコン基板1上には、フローティングゲート絶縁膜2、フローティングゲート3、コントロールゲート絶縁膜4 およびコントロールゲート5が順に形成され、これらはゲッタリング作用を有するPSGやBPSG等を用いたバッシベーション膜6によって被覆されている。フローティングゲート3 およびコントロールゲート絶縁膜4の平面面積は、コントロールゲート5の平面面積よりも大きく形成され、パッシベーション膜6はコントロールゲート絶縁膜4の側部のみならず、上面の一部にも接触している。



1

#### 【特許請求の範囲】

【請求項1】 半導体基板上にフローティングゲート絶 縁膜を介してフローティングゲートが形成され、フロー ティングゲート上にコントロールゲート絶縁膜を介して コントロールゲートが形成され、これらフローティング ゲート絶縁膜、フローティングゲート、コントロールゲ ート絶縁膜およびコントロールゲートが、ゲッタリング 作用を有するパッシベーション膜によって被覆された不 揮発性メモリ素子であって、

フローティングゲートおよびコントロールゲート絶縁膜 10 の面積がコントロールゲートの面積よりも大きく形成さ れていることを特徴とする不揮発性メモリ素子。

## 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、フローティングゲ ートおよびコントロールゲートを有する不揮発性メモリ 素子に関する。

## [0002]

【従来の技術】図5は、従来のEPROM(消去可能な 性メモリ装置におけるメモリ素子の構成の一例を示す断 面図である。このメモリ素子では、シリコン基板101 上にフローティングゲート絶縁膜102が形成され、と のフローティングゲート絶縁膜102上にフローティン グゲート103が形成され、このフローティングゲート 103上にコントロールゲート絶縁膜104が形成さ れ、このコントロールゲート絶縁膜104上にコントロ ールゲート105が形成されている。シリコン基板10 1のフローティングゲート103 およびコントロールゲ ソース領域121およびドレイン領域122が形成され ている。これらの要素によって構成されたトランジスタ 部は、PSG(リンケイ酸ガラス)やBPSG(ホウ素 - リンケイ酸ガラス)等を用いたパッシベーション膜1 06によって被覆されている。

【0003】ところで、上述のメモリ素子において、絶 縁膜102,104がNaイオン等の可動イオンで汚染 された場合、特性変動が発生し問題となる。特に、フロ ーティングゲート103とコントロールゲート105に 挟まれたコントロールゲート絶縁膜104が可動イオン で汚染されると、フローティングゲート103中に注入 された電子の長期間の保持が困難となり、書き込み不良 となってしまう。従来は、このような可動イオンによる 絶縁膜102,104の汚染による問題を回避するため に、図5に示したように、トランジスタ部をPSGやB PSG等のゲッタリング作用を有するパッシベーション 膜106で被覆して、絶縁膜102, 104中の可動イ オンを捕獲(ゲッタリング)するようにしていた。

[0004]

【発明が解決しようとする課題】しかしながら、例えば 50 は、Naイオン等の可動イオンに対するゲッタリング作

図5に示したような従来のメモリ素子の構造では、フロ ーティングゲート103とコントロールゲート105に 挟まれたコントロールゲート絶縁膜104とパッシベー ション膜106とは、コントロールゲート絶縁膜104 の側部でのみ接触しているため、両者の接触面積が小さ く、特にパッシベーション膜106のカバレージ(被覆 性) が悪い場合には、パッシベーション膜106によっ てコントロールゲート絶縁膜104中の可動イオンを効 果的に捕獲することができなかった。このため、トラン ジスタ部の信頼性の変動が生じやすくなるという問題点 があった。

【0005】本発明はかかる問題点に鑑みてなされたも ので、その課題は、フローティングゲートとコントロー ルゲートに挟まれたコントロールゲート絶縁膜中の可動 イオンを効果的に捕獲することができるようにした不揮 発性メモリ素子を提供することにある。

[0006]

【課題を解決するための手段】本発明の不揮発性メモリ 素子は、半導体基板上にフローティングゲート絶縁膜を プログラマブル・リード・オンリ・メモリ)等の不揮発 20 介してフローティングゲートが形成され、フローティン グゲート上にコントロールゲート絶縁膜を介してコント ロールゲートが形成され、これらフローティングゲート 絶縁膜、フローティングゲート、コントロールゲート絶 縁膜およびコントロールゲートが、ゲッタリング作用を 有するパッシベーション膜によって被覆された不揮発性 メモリ素子であって、フローティングゲートおよびコン トロールゲート絶縁膜の面積がコントロールゲートの面 積よりも大きく形成されているものである。

【0007】この不揮発性メモリ素子では、フローティ ート105を挟んで互いに対向する位置には、それぞれ 30 ングゲートおよびコントロールゲート絶縁膜の面積がコ ントロールゲートの面積よりも大きく形成されているの で、ゲッタリング作用を有するバッシベーション膜とコ ントロールゲート絶縁膜との接触面積を広くとれ、両者 を確実に接触させることができる。

[8000]

【発明の実施の形態】以下、本発明の実施の形態につい て図面を参照して詳細に説明する。

【0009】図1は本発明の一実施の形態に係る不揮発 性メモリ素子の構成を示す断面図である。このメモリ素 子では、半導体基板としてシリコン基板 1 上に、フロー ティングゲート絶縁膜2が形成され、このフローティン グゲート絶縁膜2上にフローティングゲート3が形成さ れ、このフローティングゲート3上にコントロールゲー ト絶縁膜4が形成され、このコントロールゲート絶縁膜 4上にコントロールゲート5が形成されている。シリコ ン基板1のフローティングゲート3およびコントロール ゲート5を挟んで互いに対向する位置には、それぞれソ ース領域21およびドレイン領域22が形成されてい る。これらの要素によって構成されたトランジスタ部

用を有するPSGやBPSG等を用いたパッシベーショ ン膜6によって被覆されている。

【0010】本実施の形態では、フローティングゲート 3およびコントロールゲート絶縁膜4の平面面積(上面 の面積)がコントロールゲート5の平面面積よりも大き く形成されている。すなわち、図1に示した断面では、 フローティングゲート3およびコントロールゲート絶縁 膜4の幅がコントロールゲート5の幅よりも大きくなっ ている。従って、パッシベーション膜6は、コントロー ルゲート絶縁膜4の側部のみならず、上面の一部にも接 10 触するようになっている。

【0011】次に、図2ないし図4を参照して、本実施 の形態に係る不揮発性メモリ素子の製造方法について説 明する。

【0012】まず、図2(a)に示すように、シリコン 基板1上に、熱酸化によりシリコン酸化膜(以下、酸化 膜と記す。)7を形成し、この酸化膜7上にCVD(Ch emical Vapor Deposition ) 法によりポリシリコン層 8 を形成する。次に、図2(b)に示すように、ポリシリ コン層8上に、熱酸化により酸化膜9を形成し、この酸 20 を得る。 化膜9上にCVD法によりポリシリコン層10を形成す る。なお、ポリシリコン層8およびポリシリコン層10 は、POC1、等の拡散源によりP(リン)がドーピン グされ、層抵抗が下げられている。次に、図2(c)に 示すように、ポリシリコン層10上にフォトレジスト膜 11を形成する。

【0013】次に、図3(a)に示すように、フォトレ ジスト膜11に対して露光・現像処理を行って、ポリシ リコン層10上に、フォトレジスト膜11によるレジス に、レジストマスク12による窓12aを通して露出す るポリシリコン層10を、F系のSF。等、C1-F系 のCH、F、等またはC1系のC1、等のエッチングガ スでドライエッチングして、ポリシリコン層10による コントロールゲート5を形成する。この場合、F系、C 1-F系またはC1系のエッチングガスを適切に混合さ せて酸化膜9でエッチングを停止させ、且つ酸化膜9を ほとんどエッチングしない、いわゆるポリシリコンと酸 化膜との選択比を高くした条件でドライエッチングがな される。その後、レジストマスク12を除去する。次 に、図3(c)に示すように、酸化膜9およびコントロ ールゲート5上にフォトレジスト膜13を形成する。

【0014】次に、図4(a)に示すように、フォトレ ジスト膜13に対して露光・現像処理を行って、コント ロールゲート5上およびコントロールゲート5の周囲に おける酸化膜9上の一部に、コントロールゲート5より も幅が広くなるように、フォトレジスト膜13によるレ ジストマスク14を形成する。 このレジストマスク14 は、レジストマスク12を形成した露光時のエネルギよ りも低いエネルギでフォトレジスト膜13を露光し、そ 50 行っても、長期間の電子の保持が可能となり、不揮発性

して現像処理を行うことにより形成する。次に、図4 (b) に示すように、レジストマスク14による窓14 aを通して、まず、酸化膜9をF-H系のCHF,等ま たはF-C系のC、F、等のエッチングガスでドライエ ッチングして、酸化膜9によるコントロールゲート絶縁 膜4を形成し、更に露出したポリシリコン層8をF系の SF。等、C1-F系のCH、F2等またはC1系のC 1, 等のエッチングガスでドライエッチングして、ポリ シリコン層8によるフローティングゲート3を形成す る。次に、図4(c)に示すように、イオン打ち込みに より、シリコン基板1のフローティングゲート3および コントロールゲート5を挟んで互いに対向する位置にソ ース領域21およびドレイン領域22を形成する。その 後、図4(d)に示すように、レジストマスク14を除 去し、フローティングゲート絶縁膜2、フローティング ゲート3、コントロールゲート絶縁膜4およびコントロ ールゲート5上に、CVD法により、PSGやBPSG 等を用いたゲッタリング作用を有するパッシベーション 膜6を形成し、本実施の形態に係る不揮発性メモリ素子

【0015】このように、本実施の形態に係る不揮発性 メモリ素子によれば、コントロールゲート絶縁膜4の平 面面積がコントロールゲート5の平面面積よりも大き く、すなわち、すなわち、図1に示した断面では、コン トロールゲート絶縁膜4の幅がコントロールゲート5の 幅よりも大きく形成され、バッシベーション膜6がコン トロールゲート絶縁膜4の側部のみならず上面の一部に も接触しているので、図5に示したような従来の構成に 比べて、パッシベーション膜6とコントロールゲート絶 トマスク12を形成する。次に、図3(b)に示すよう 30 縁膜4の接触面積を広くとれ、両者を確実に接触させる ことができる。

> 【0016】そのため、製造工程中にコントロールゲー ト絶縁膜4がNaイオン等の可動イオンによって汚染さ れたとしても、コントロールゲート絶縁膜4のうち、ゲ ッタリング作用を有するパッシベーション膜6と接触し ている部分から、可動イオンがパッシベーション膜6へ 拡散していき、パッシベーション膜6中でゲッタリング される。更に、パッシベーション膜6とコントロールゲ ート絶縁膜4との接触面積が広いので、可動イオンがパ 40 ッシベーション膜6へ拡散していく速度が速く、コント ロールゲート絶縁膜4のうち、パッシベーション膜6と 直接接触していないコントロールゲート5の直下の部分 に含まれた可動イオンも拡散により効果的にパッシベー ション膜6ヘゲッタリングされていき、コントロールゲ ート絶縁膜4を可動イオンのほとんど無い状態にするこ とができる。

【0017】従って、コントロールゲート絶縁膜4を可 動イオンの無い状態に維持することができ、書き込み、 すなわちフローティングゲート3に対する電子の注入を

5

メモリ素子の性能の向上およびこの不揮発性メモリ素子を用いた不揮発性メモリ装置の特性の向上を図ることができる。

【0018】なお、本発明は上記実施の形態に限定されず、例えば、ゲッタリング作用を有するバッシベーション膜6の材料は、ゲッタリングの対象に応じて適宜に選択することができる。

## [0019]

【発明の効果】以上説明したように本発明の不揮発性メ 【図5】 モリ素子によれば、フローティングゲートおよびコント 10 である。ロールゲート絶縁膜の面積をコントロールゲートの面積 はりも大きく形成したので、ゲッタリング作用を有する 1 シリパッシベーション膜とコントロールゲート絶縁膜との接 2 フロ触面積を広くとれ、両者を確実に接触させることがで 3 フロき、コントロールゲート絶縁膜中の可動イオンを効果的 4 コンに捕獲することができるという効果を奏する。 5 コン

【図面の簡単な説明】

【図5】従来の不揮発性メモリ素子の構成を示す断面図

【符号の説明】 1 シリコン基板

示す説明図である。

示す説明図である。


示す説明図である。

2 フローティングゲート絶縁膜


子の構成を示す断面図である。

- 3 フローティングゲート
- 4 コントロールゲート絶縁膜
- 5 コントロールゲート
- 6 パッシベーション膜

【図1】



【図5】




【図2】

\*【図1】本発明の一実施の形態に係る不揮発性メモリ素


【図2】図1に示した不揮発性メモリ素子の製造方法を


【図3】図1に示した不揮発性メモリ素子の製造方法を

【図4】図1に示した不揮発性メモリ素子の製造方法を




**入り 8** ポリシリコン層





9 <del>~</del> シリコン酸化膜





THIS PAGE BLANK (USPTO)